PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-196462

(43)Date of publication of application: 03.08.1990

(51)Int.Cl.

H01L 27/115 H01L 29/788 H01L 29/792

(21)Application number: 01-016002

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

24.01.1989

(72)Inventor: ARAI HAJIME


ARITA HIDENORI MIYATA KAZUAKI

(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To obtain a semiconductor device having a structure which is difficult to make the scattering arise in characteristics by mounting the dummy gate of a memory transistor which does not function actually at the outer peripheral part of gates of a memory transistor which functions actually so that its dummy gate is adjacent to a pattern at an endmost part of the foregoing gates.

CONSTITUTION: In an EPROM, the dummy gate 8 of a memory transistor which does not function actually is mounted on an outer peripheral part of gates 3 of the memory transistor which functions actually in such a manner that its dummy gate is adjacent to an endmost part of the foregoing gates 3. For example, simultaneously with the formation of control gates 3 having memory cells which function actually as the EPROM, the dummy gate 8 which does not function actually but has a similar cross section structure is formed. The scattering of gate lengths L 1-L 5 of the



control gates 3 which function actually is thus suppressed to a small extent. Consequently, this approach makes the scattering of characteristics of the memory transistor smaller only by taking a minimum space.

⑩日本国特許庁(JP)

10 特許出顧公開

四公開特許公報(A)

平2-196462

Sint.Cl.*

識別記号

庁内整理番号

❸公開 平成2年(1990)8月3日

H 01 L 27/115 29/788 29/792

8624-5F H 01 L 27/10 4 3 4 7514-5F 29/78 3 7 1

審査請求 未請求 請求項の数 1 (全5頁)

の発明の名称 半導体装置

❷特 顧 平1−16002

❷出 願 平1(1989)1月24日

②発 明 者 新 井 肇 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹 製作所内

⑫発 明 者 有 田 英 德 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所內

@発明者宮田 和明 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹

製作所内

⑦出 顕 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

四代 理 人 弁理士 大岩 増雄 外2名

明 細 響

1. 発明の名称

半導体装置

2. 特許簡求の戦闘

EPROMにおいて、実際に機能するメモリトランジスタのゲートの外周部に、実際には機能しないメモリトランジスタのダミーゲートを前記ゲートの最端のパターンに隣接して設けたことを特徴とする半導体装置。

3. 発明の詳報な説明

〔産業上の利用分野〕

この発明は、半導体装置、特にEPROM(Erassble and Programable Read Only Kenory)の歩 留り向上に関するものである。

〔従来の技術〕

第3図に自己整合的にフローティングゲートを 形成した従来のEPROMのメモリセルを示す。

第 8 図において、1 は分離酸化膜領域、2 は分離酸化膜が形成されていない活性領域、3 はコントロールゲート、4 はフローチィングゲート、5

はピット (ドレイン)コンタクト、 6 はソースコンタクト、 7 は第1のポリレリコン パターン、 9 a 。 9 b は前記コントロールゲート 3 に直交するアルミ配線等により形成されるピットラインおよびソースラインである。

次に製造フローの機略を以下に示す。

まず、LOCOS (Local Oxidation of Silicon) 法により、分離酸化膜を形成する。

次に、ゲート酸化膜を形成した後、第1のポリ レリコンを堆積し、写真製服処理、ポリシリコン のエッチングを行って第1のポリシリコンパター ン7を形成する。

さらに、第1のポリシリコンの職化、第2のポリシリコン(またはポリサイド)の堆積を行い、写真製版処理,ポリシリコン(ポリサイド)エッチング,職化膜エッチング,ポリシリコンエッチングを続けて行うことによって、コントロールゲート3およびこれと自己整合的に形成されたフローティングゲート4を作る。なお、第2のポリシリコンの代わりにポリサイド(高徹点会属シリサ

特閒平2-196462(2)

イドとポリシリコンの2層膜)を用いてもよい。 次に、PSG(Phospho Silicate Glass),B PSG(Boro Phospho Silicate Glass)等の絶縁 膜層を堆積後、写真製版処理,エッチングにより コンタクトホールを形成する。

 いるが、その決定要因には、ホットエレクトロン の発生量、フローティングゲートの電位などがある。

フローティングゲートの電位は、基板一第1のポリシリコン間と第1のポリシリコン一第2のポリシリコン一第2のポリシリコンであるのでは分割比で決定され、ゲートにかけるパルス電圧,ゲート酸化原および第1,第2ポリシリコン同酸化膜の原序とそれらの酸化膜の面積により決まる。

ホットエレクトロン発生量は電界強度に依存しており、電界強度はドレイン印加電圧、メモリトランジスタゲート長、ドレイン拡散層濃度、蒸級濃度等により決まる。

近年のΙΜΕΡ R O M では、メモリトランジスタゲート長は1.0~1.5 μ m 程度となっており、プロセス上発生する寸法のばらつき (0.1~0.2 μ m 程度) の書込み特性に与える影響が大きくなっている。

〔発明が解決しようとする課題〕

第3四に示したような従来のメモリセルパター

ンでは、メモリセル内部では繰り返しパターンと なっているが、メモリセル最外間では繰り返しべ クーンとならず、端のメモリトランジスタゲート 長L1がそれ以外のメモリトランジスタゲート長 L 2 ~ L 5 よりも0. 1 μ m 程度細くなり、メモリ トランジスタ特性が異なったものとなっていた。 一般にメモリトランジスタゲート長が適正値より も長くなるとホットエレクトロンが発生しにくく なり、普込み遺皮が遅くなるが、逆にゲート長が 短くなりすぎても、ソース・ドレイン耳の耐圧が 無くなり、酢出し時に非選択ピットのトランジス タでも電波が渡れてしまい、統出しエラーが発生 する。このため、蛸のメモリトランジスタでゲー ト長が変わることは全体のメモリトランジスタの 特性ばらつきを大きくし、生産管理上大きな問題 となっていた。

ての発明は、上記のような問題点を解消するためになされたもので、特性のばらつきが生じにくい構造の半導体装置を得ることを目的とする。 【無題を解決するための手数】 この発明に係る半導体装置は、実際に機能するメモリトランジスタのゲートの外間部に、実際には機能しないメモリトランジスタのダミーゲートを前記ゲートの最端のパターンに隣接して設けたものである。

(作用)

この発明においては、製造過程においてダミーゲートのゲート長が変化するような場合でも、実際に機能するメモリトランジスタのゲート長が変化しにくくなる。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第1図はこの発明の半導体装置の一実施例を示す上面図である。

第1箇において、第3回と同一符号は同一のものを示し、8は最外周の形成されたダミーゲート

次に製造フローを説明する。

この発明においても従来例と買様に分離酸化腹

特蘭平2-196462(3)

領域1,活性領域2をLOCOS法により形成し、 ゲート酸化,第1のポリシリコン堆積を行う。次 に第1のポリシリコンのパターニングを行うが、 とのとき第1因に示したように第1のポリシリコ ンパターンでを分離酸化膜領域1上まで延在させ る。続いて第1のポリシリコン酸化,第2のポリ シリコン(またはポリサイド) 堆積を行い、コン トロールゲート3,少ミーゲート8のレジストパ ターンを形成,ポリシリコン(ポリサイド)エフ チング,酸化膜エッチング,ポリシリコンエッチ ングを連続して行う。これにより、実際にEPR OMとして機能するメモリセルを持つコントロー ルゲート3と同時に、実際には機能しないが類似 した断面構造を特つダモーゲート8が形成される。 このように最外周部にダミーゲート8を設ける ことにより、実際に機能するコントロールゲート 3のゲート長L1~L5のぱらつきを小さく抑え るととができる。これはダミーゲート8によりメ モリセル場の待殊性を抑えたことの効果で、その 要因としては次のようなものが挙げられる。

- (D) 据1のポリシリコンパターン7を延長した てとにより、下地の限差がメモリセル内に近くなる。
- ② メモリセル内と間様に関にパターン (ダミーゲートパターン)があることにより、レジストの関律時にメモリセル内と同じように現他が進む。
- ② ポリシリコンエッチング時にダミーゲート 8もエッチングされることにより、メモリセ ル内と似た雰囲気になり、蛹だけがサイドエッチングが進むのを抑えることができる。

さらに、セル内と同じ構造になるように分離職化誤パターンも加え、第2図(a)に示すようにしてもよい。また、逆に効果は小さくなるが、第2図(b)に示すように、第1のポリシリコンパターンでは従来のままで、第2のポリシリコン(またはポリサイド)パターンのみを追加してもよい。

理想的には、メモリセルの外周に実験と同じメ モリセルパターンを散け、そのセルは実際には使 わないようにすれば、編ピットの特殊性は防止す

ることができるが、 この発明に比べると場所を取ることになる。 この発明はより簡易に同様の効果を得ようとしたものである。

〔発明の効果〕

この発明は以上説明したとおり、実際に機能するメモリトランジスタのゲートの外路部に、実際に機能しないメモリトランジスタのダミーゲートを前記ゲートの最端のパターンに隣接して設けたので、実際に機能するメモリトランジスク特性のばらつきを、最少限度のスペースを取るだけでより小さくすることができるという効果がある。


4. 図面の簡単な説明


第1 図はこの発明の半導体装置の一実施例を示す上面図、第2 図はこの発明の他の実施例を示す上面図、第3 図は従来の半導体装置のメモリセル 水塊のパターンを示す上面図、第4 図は E P R O M メモリトランジスタの概要を示す断面構成図、 第5 図は E P R O M メモリトランジスタの書込み 前後のVー【特性を示す図である。


図において、1 は分離酸化膜領域、2 は活性領域、3 はコントロールゲート、4 はフローティングゲート、5 はビットコンタクト、6 はソースコンタクト、7 は第 1 のポリシリコンパターン、9 a はピットライン、9 b はソースラインを示す。 なお、各図中の同一符号は同一または相当部分を示す。


代理人 大 岩 増 雄 (外2名)


特開平2-196462(4)











海開平2-196462(5)

手統 補 正 書(自発)

5、補正の対象

明福客の発明の詳細な説明の偏

明細書の第4頁14行の「IMEPROM」を、

平成 2年 4月10日 符許庁長官殿

1. 事件の表示

平 特顯码 1~16002号

「1MEPROM」と補正する。

以上

2. 発明の名称 半導体装置

3. 補正をする者

事件との関係 特許出願人

東京都千代田区丸の内二丁目2番3号 (601)三菱電機株式会社

住 所名 称

代表者 志 岐 守 哉

4.代 理 人

住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

三菱電機株式会社内 (7375) 弁理士 大 岩 増 雄 (連絡先03(213) 3421特許部)

(連絡生03(213)3421特許部)



